퀄리타스반도체 - PCle, UCle에 주목하자

안녕하세요!

제이미입니다.

 

오늘은 퀄리타스반도체에 대해서 알아보고자 합니다.

먼저 오늘 어떤 뉴스가 있었냐면요.

 

삼성·인텔·TSMC, 초미세 공정 '칩렛' 경쟁

30일 업계에 따르면, 삼성전자는 2㎚와 4㎚ 파운드리 공정에 UCIe IP를 적용한 것으로 파악됐다. 삼성은 올 초 5㎚ 공정에 UCIe를 최적화해 고객사 반도체 설계를 끝내고 양산을 준비 중인데, 이보다 더 미세한 공정까지 UCIe를 확대 적용하기로 했다. UCIe IP는 글로벌 반도체 IP 기업 시놉시스와 협력해 만든 것으로 알려졌다. UCIe는 업체마다 서로 다른 칩렛 기술의 호환성을 확보하려고 업계가 제정한 표준이다. UCIe를 활용하면 중앙처리장치(CPU)·그래픽처리장치(GPU)·메모리 등 서로 다른 기능을 하나의 반도체 칩처럼 개발할 수 있다. 인공지능(AI) 반도체 등 고성능컴퓨팅(HPC)용 칩에 특히 필요한 기술로, 단순 설계 뿐 아니라 파운드리에 최적화해야 양산까지 성공적으로 이어질 수 있다. 업계 관계자는 “첨단 공정에, 그리고 보다 많은 공정에 UCIe IP를 최적화해야 AI 반도체처럼 고부가가치 제품을 생산할 고객을 확보할 수 있다”고 설명했다. TSMC 역시 3㎚와 5㎚ 공정에 UCIe를 적용, 반도체 설계를 완료하고 양산을 추진하고 있다. 업계는 파운드리와 첨단 패키징 간 융합이 UCIe 경쟁력을 좌우할 것으로 내다봤다. 삼성·인텔·TSMC 등 UCIe를 다루는 파운드리는 모두 자체 첨단 패키징 기술을 확보한 상태다. 누가 더 파운드리와 첨단 패키징을 유기적으로 결합, 고객사에 앞선 칩렛 제조 서비스를 제공하느냐에 따라 시장을 주도할 수 있기 때문이다.

 

 

퀄리타스반도체에 대해 알아보기 전에 PCle, UCle에 대해서 알아보시죠.

 

 

PCle(Peripheral Component Interconnect Express)는 데이터 전송을 위한 경로를 제공하는 역할을 수행합니다. SK하이닉스는 HBM, 삼성전자는 CXL에 집중하면서 서로 시장의 우위를 선점하려고 많은 노력을 진행 중인데, 이 모든 기술들이 PCle 기술의 발전이 없다면 한계에 봉착하게 됩니다. UCle(Universal Chiplet Interconnect express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬버스를 위한 개방형 표준입니다. 다양한 제조사의 칩렛들이 서로 호환될 수 있도록 도와주는 역할을 하죠.

 

여기서 칩렛이라는 것은 하나의 큰 실리콘 다이(die)에 모든 기능을 집적하는 대신 여러 개의 작은 칩(칩렛)을 사용하여 하나의 큰 칩처럼 기능하도록 설계하는 접근방식을 말합니다. 다이가 작으면 불량률이 낮기 때문에 전체 칩의 수율을 향상시킬 수 있고, 비용도 절감됩니다.

 

즉, UCIe 기술을 사용한다면 다양한 제조업체의 칩렛들을 하나의 큰 시스템으로 통합할 수 있는 것입니다. PCIe와 UCIe는 목적과 응용 분야에서 차이가 있습니다. 

 

PCIe는 컴퓨터 시스템에서 확장카드를 메인보드에 연결하여(확장성) 데이터 경로를 제공하는 것이고(고속 데이터 전송), 

 

UCIe는 반도체 칩렛간의 내부 통신을 위해 사용되는 것입니다(반도체 설계 및 제조의 더 큰 유연성과 효율성 추구).

 

PCle기술은 컴퓨터 시스템에서 데이터 전송을 위한 주요 표준 중 하나인데, CPU는 PCle 버스를 통해 다른 시스템 컴포넌트와 통신합니다. 이를 통해 CPU는 저장장치, 네트워크카드, 그래픽 카드 등과 데이터를 교환할 수 있게 되는 것이죠. 더불어 PCle 슬롯에 추가적으로 GPU나 SSD를 설치하여 시스템의 기능도 확장할 수 있습니다.

GPU도 마찬가지죠. GPU는 그래픽 처리에 많은 데이터를 빠르게 처리해야 하므로 PCle를 통한 고속 데이터 전송이 중요합니다. 여러개의 GPU가 필요한 경우에도 이들을 병렬로 작동시켜 그래픽 처리 능력을 높일 수 있습니다. 복잡한 그래픽 작업이나 게임에서 높은 성능을 발휘하는데 필요하게 됩니다. HBM의 경우 GPU와 직접적인 통합으로 인해 매우 높은 대역폭을 제공하게 되는데, 이를 통해 고해상도 그래픽과 데이터를 처리할 수 있습니다. 하지만 PCle 기술이 없다면 연산은 빠르게 할 수 있으나 데이터를 전송하는데 문제가 발생되어 데이터를 출력함에 있어 어려움이 있을 수 있습니다.

 

최근 몇 년 동안은 PCle 4.0이 널리 사용되어 왔고, 이는 기존의 PCle 3.0에 비해 데이터 전송 속도가 두 배 빠른 것이 특징입니다. 현재 시장은 PCle 6.0의 개발에 집중하고 있으며, 이는 초당 64GT/s의 속도를 가지며 기존 PCle 4.0보다 4배 빠른 데이터 전송속도를 갖게 되는 것입니다. PCle 6.0이 개발된다면 데이터센서, 고성능 서버, 인공지능 하드웨어에 혁신을 가져올 수 있습니다.

728x90

PCle 기술은 개인용 컴퓨터에서 그래픽카드, 사운드카드, 네트워크카드 등 다양한 확장 카드를 추가할 수 있게 해줍니다. 더불어 PCle 기반의 NVMe SSD는 전통적인 SATA 기반의 SSD보다 훨씬 빠른 데이터 읽기 및 쓰기 속도를 제공합니다. 결국 전반적인 시스템 반응성이 향상되는 효과를 가져오게 됩니다. 고성능 컴퓨팅 시장에서도 PCle는 중요한 역할을 합니다. 많은 데이터를 분석, 관리해야 하는 현 시대에서는 빠른 데이터 처리와 효율적인 관리가 우선시됩니다. 이러한 목적을 PCle가 도와주는 것입니다.

 

더 나아가 모바일기기, 자동차 자율주행, VR기기, 인공지능 및 머신러닝, 통신기술 등에서도 빠르게 데이터 처리를 가능하게 할 수 있어 결국 없어서는 안될 기술입니다.

 

CXL과의 관계에 대해서도 조금만 짚고 넘어가겠습니다. CXL(Compute Express Link)은 인텔에 의해 처음 발표된 기술 표준으로 고성능 컴퓨팅 환경에서 프로세서, 메모리, 가속기 간의 고효율 고속 데이터 통신을 목적으로 합니다. CXL은 PCle의 물리적 계층을 기반으로 합니다. 즉 CXL은 PCle 슬롯을 사용하여 하드웨어 장치를 연결하는 기존의 인프라 위에서 작동하면서 추가적인 기능을 제공합니다.

 

PCle가 주로 데이터 전송을 위한 경로를 제공한다면 CXL은 메모리 및 계산작업의 확장을 위해 설계되었습니다. CXL을 통해 메모리 리소스가 통합되고 다양한 프로세서와 가속기가 이 리소스에 접근할 수 있게 되어 전반적인 시스템 성능이 향상됩니다. 결국 CXL은 기존의 PCle 인프라와 밀접하게 연동되어 설계되었기 때문에 PCle 없이 CXL을 독립적으로 사용하는 것은 현재의 기술 구조상 불가능합니다. 미래에는 CXL 같은 기술이 다른 물리적 계층이나 다른 표준을 사용하여 독립적으로 발전할 수도 있겠으나, 현재로써는 불가능하다는 것을 풀어서 설명한 것입니다.

 

반면, HBM은 PCle의 존재 없이 독립적으로 사용될 수 있습니다. GPU와 직접적인 연결을 통해 자체적으로 연산을 할 수 있기 때문입니다. 그러나 고성능 컴퓨팅 시스템에서 HBM이 탑재된 GPU는 종종 PCle 슬롯을 통해 연결되는데, GPU와 시스템 간 다른 형태의 데이터 교환을 위한 경로를 제공할 수 있기 때문입니다. 즉, 서로가 상호보완하면서 시스템의 성능 향상을 이끌어낼 수 있는 것입니다.

 

결론적으로 PCle 없이 CXL, HBM, GPU를 사용하여 연산속도를 높이는 것은 기술적으로 가능할 수 있습니다. 하지만 현재의 기술 및 시장환경에서는 PCle를 대체할 만한 효과적인 다른 표준이 널리 채택되지 않았기 때문에 실질적으로는 어려울 수 있습니다. PCle는 이러한 기술들이 서로 효율적으로 통신하고 데이터를 공유할 수 있도록 하는데 중추적인 역할을 하기 때문에 PCle의 사용이 거의 필수적이라고 볼 수 있겠습니다.

320x100

 

그럼 이제 퀄리타스반도체에 대해서 알아볼 시간이 되겠네요.

[기업개요]

사업장 주소: 경기 성남시 분당구 성남대로331번길8 (정자동, 킨스타워) 609호(본사)

홈페이지: Qualitas Semiconductor (q-semi.com)

신용평가내역: BB- (21.6.9)

연혁

• 2017.2 : 퀄리타스반도체 설립(대표이사 김두호, 이사 최광천)
• 2018.4 : 벤처기업 인증
• 2018.5 : 주식회사로 조직 변경
• 2020.11 : 시리즈A 투자유치 (10억원)
• 2021.3 : 시리즈A 투자유치 (10억원)
• 2021.9 : 시리즈A 브릿지 투자유치 (20억원)
• 2022.2 : Pre-IPO 투자유치 (70억원)
• 2023.3 : 기술평가 특례 상장을 위한 기술평가 AA/A 등급 수령
• 2023.10 : 코스닥 상장

매출액

• 22년 : 108억원
• 23년 : 108억원

영업이익

• 22년 : -36억원
• 23년 : -111억원

당기순이익

• 22년 : -22.8억원
• 23년 : -81억원

유보율: 408(24년 5월 2일 기준)

시가총액: 3374억원(24년 5월 2일 기준)

 

[주요사업]

• 초고속 인터커넥트 기술 중 초고속 인터커넥트 반도체 설계 기술과 초미세 반도체 공정 설계 및 검증 기술을 바탕으로 초고속 인터페이스 IP 라이센싱 및 Design Service 사업을 주된 사업으로 영위
• 초미세 반도체 공정인 FinFET 공정에 설계 및 검증기술 보유
• 반도체 IP 중 인터페이스 IP인 MIPI(Mobile Industry Processor Interface IP, Display Chipset IP, PCle(Peripheral Component Interconnect express) IP 등을 다루고 있음

 

[주요제품]

서데스(SERDES) 회로 설계 기술을 기반으로 설립하여 초고속 인터커넥트를 위한 초고속 인터페이스 IP 제품을 중심으로 사업 영위

• Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 초고속 인터커넥트 토털 솔루션을 제공할 계획

 

MIPI IP

• MIPI Alliance에서 제정한 대표적인 인터페이스 규격으로 모바일 AP와 카메라를 연결하는 카메라 CSI, 그리고 모바일 AP와 디스플레이 기기를 연결하는 DSI, 그리고, 두 가지 인터페이스에서 실제로 전송을 수행하는 D-PHY와 C-PHY를 들 수 있습니다.
• 당사는 MIPI IP에 대한 전문성과 설계 및 검증 경험을 바탕으로, 다양한 초미세 FinFET 반도체 공정에 풍부한 양산 이력을 가진 다수 MIPI IP를 확보하고 있으며, 이 IP들을 파운드리를 이용하는 고객, 즉 SoC 개발업체에 라이센싱하고 있습니다.

 

PCle IP

• PCIe(Peripheral Component Interconnect Express) 규격은 PC와 주변 기기와의 연결을 위한 직렬 인터커넥트 기술로, 향후 CXL, UCIe 등과 같은 규격에서 PCIe 규격의 PHY 또는 컨트롤러 규격을 그대로 채용하는 등 적용 영역이 점차 넓어질 전망입니다.
• PCIe PHY IP는 Hardmacro IP로, 공정 특성에 절대적인 영향을 받으므로 각 공정 노드에 독립된 PHY IP를 별도로 개발하여야 하며, 당사는 현재 cnm 공정의 PCIe 4.0 PHY IP를 라이센싱하고 있습니다. 또한 PCIe 4.0 PHY IP를 다양한 공정으로 확장하고 있으며, 차세대 IP인 PCIe 6.0 PHY IP를 dnm 공정에서 개발하고 있습니다.
• 당사는 PCIe에 대한 종합적인 솔루션을 제공함으로써 더욱 큰 부가 가치를 창출해나갈 계획입니다.

 

디스플레이 칩셋 인터페이스 IP

• 영상매체 시청의 중심이 Laptop, Tablet PC, Smartphone 등 Mobile 기기로 이동하면서, 디스플레이 패널 제품이 다변화됨에 따라 응용분야별, 고객사별 최적화의 요구가 높아지고 있어, 디스플레이 패널에 탑재되는 Display Chipset 또한 새로운 성장동력을 얻고 있습니다.
• 당사는 TCON(Timing Controller) 인터페이스 IP와 Intra-Panel 인터페이스 IP를 양산하고 있으며, 고화질 영상데이터 전송을 위한 초고속 인터페이스의 IP의 확보가 디스플레이 칩셋 개발에 중요한 과제로 부각됨에 따라 SoC 탑재 이력이 지속적으로 성장하고 있습니다.

 

Multi-Level Signaling SERDES PHY IP

• 유선 인터커넥트 환경에서 일반적인 디지털 통신은 단위 시간에 0, 1 중 하나의 값을 전송하는 NRZ(Non-Return-to-Zero) 방식이었으나, 단위 시간에 0, 1, 2, 3 중 하나의 값을 전송하는 PAM4(Pulse Amplitude Modulation 4-level) 방식과 같은 Multi-Level Signaling을 통해 대역효율을 개선하는 기술이 초고속 인터페이스 규격에 채택되기 시작했습니다.
• 당사는 초고속 Multi-Level Signal SERDES IP로 100G SERDES PHY와 PCIe 6.0 PHY를 개발하고 있으며, 각각의 IP가 목표로 하는 응용분야에 따라 아날로그 회로 방식과 DSP 방식으로 개발을 진행하고 있습니다.

 

UCle IP

• UCIe(Universal Chiplet Interconnect express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준입니다. UCIe 표준은 칩렛들 사이의 표준화된 인터커넥트 구조를 제공하여 다양한 제조사의 칩렛들의 서로 호환되도록 함으로써 반도체 시장의 혁신과 다양성을 촉진하고 있습니다.
• 당사는 과학기술정통부가 주관하는 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정되었으며, UCIe v1.1 규격에 대한 개발을 진행하고 있습니다.

 

IP설계(아날로그, 디지털), IP Test Chip 개발, IP Test Chip 검증 및 IP 기술지원 서비스

• (IP 설계) 당사는 가장 핵심 경쟁력인 고경력 회로 설계 엔지니어의 기술력을 바탕으로 아날로그/디지털 회로 설계, Full-custom Layout 설계, Back-end 설계 및 신뢰성 시뮬레이션 검증 서비스를 제공하고 있습니다.
• (IP Test Chip 개발) 당사는 반도체 공정의 특성에 큰 영향을 받는 Hardmacro IP의 기능 및 신뢰성 개선을 목적으로 IP 검증을 위한 제한적 용도의 IC인 IP Test Chip을 개발하는 서비스를 제공하고 있습니다.- (IP Test Chip 검증) 당사는 Hardmacro IP를 검증하기 위한 IP Test Chip을 제작한 후, 자사가 보유하고 있는 다양한 계측장비를 활용하여 표준기관에서 제공하는 호환성 검증 기준(CTS, Copliance Test Specification) 검증 등의 서비스를 제공하고 있습니다.
• (IP 기술지원) 당사는 초고속 인터페이스 규격과 공정에 대한 높은 전문성을 바탕으로 SoC 개발업체를 대상으로 수요처의 요구사항을 분석하고 상세한 IP 동작조건 및 SoC 개발일정을 협의하는 IP 기술지원 서비스를 제공하고 있습니다.

 

[주요매출]

• MIPI IP : 22년 58억원(53.72%), 23년 24억원(22.68%)
• Display Chipset IP : 22년 32억원(29.88%), 23년 73억원(67.91%)
• PCle IP : 22년 13억원(12.49%), 23년 10억원(9.35%)
• IC/Module 및 기타 : 22년 4억원(3.91%), 23년 7백만원(0.07%)

 

[진행 중 연구개발 - 정부과제]

• 인공지능 및 자동차 SoC용 칩렛 인터페이스를 위한 Tbps/mm급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발(과기부, 23.4.1~27.12.31)
• 인공지능 및 차세대 스토리지 SoC를 위한 PCIe 6.0 PHY향 디지털 신호처리 기반 64Gb/s PAM4 SERDES IP 개발기술 개발(산업부, 23.5.1~25.12.31)

 

 

[주요뉴스]

[특징주]퀄리타스반도체, AI 속도 책임질 기술력…10배 성장 칩렛 시장도 대응(24.3.4)

정민규 상상인증권 연구원은 "장치 간 데이터를 전송하는 ‘초고속 인터커넥트’ 기술이 주목받고 있다"며 "퀄리타스반도체의 PCIe, UCIe, MIPI, eDP, 100G SERDES와 같은 인터페이스 IP 수요가 증가하고 있다"고 설명했다. 이어 "IP를 활용할 수 있는 주요 응용처로는 CPU·GPU·SSD등(PCIe), SoC(UCIe), 디스플레이 패널(eDP), 카메라 모듈(MIPI), 데이터센터(100G SERDES) 등이 있다"고 덧붙였다. 정 연구원은 "PCIe는 가장 고속인 범용 인터페이스"라며 "최근에는 AI와도 적합한 인터페이스로 PCIe가 부각받고 있다"고 강조했다. 그는 "PCIe 4.0은 16GT/s의 속도를 제공한다"며 "다음 세대(PCIe 5.0, 6.0)로 갈수록 두 배의 속도 증가가 있다"고 분석했다. 아울러 "인텔의 사파이어 래피즈를 시작으로 탑재가 본격화된 PCIe 5.0을 현재의 메인스트림으로 볼 수 있다"며 "퀄리타스반도체는 차세대 인터페이스인 PCIe 6.0을 개발하면서 기술력을 인정받는 상황"이라고 설명했다. AI 기능은 수많은 데이터를 학습시키고 있다. 대량의 데이터를 CPU에서 내린 명령을 통해 GPU, HBM 등으로 전달해야 한다. 명령이 전달되는 속도가 느리면 연산이 빨라도 전체적인 속도는 느릴 수 있다. AI가 개화하면서 인터페이스도 비싼 IP로 대체하고 있다. PCIe 4.0은 오래된 기술이며 PCIe 5.0, 6.0의 전송 속도 중요성이 커지면서 퀄리타스반도체의 사업 기회가 늘고 있다. PCIe는 범용인데도 고속 인터페이스라 활용도가 높다. 속도가 빠른 PCIe를 CXL에 적용하기로 논의되면서 퀄리타스반도체가 주목받고 있다. 정 연구원은 "데이터 전송량이 증가하면서 SoC와 칩렛(Chiplet) 수요도 증가하고 있다"며 "칩렛 시장은 2035년 570억달러로 2024년 대비 약 10배의 고성장이 예상된다"고 내다봤다. 그는 "퀄리타스반도체도 칩렛 표준 인터페이스 UCIe 연구 개발을 진행하고 있다"며 "시장 개화에 맞춰 라이센스 매출 확보를 준비 중"이라고 소개했다.

 

AI 반도체 부상으로 주목받는 ‘CXL’… 시장 공략 나선 韓 IP·소부장 기업은(23.12.26)

퀄리타스반도체는 차세대 인터페이스 규격인 PCIe 6.0 파이(PHY) IP 기술을 개발 중이다. PCIe는 고속 데이터 전송을 위한 인터페이스다. CXL은 PCIe 기반으로 CPU와 그래픽처리장치(GPU), 가속기 등 여러 장치와 메모리를 연결한다. 현재 주로 사용되는 기술은 PCIe 4.0으로 퀄리타스반도체는 8나노미터(㎚·10억분의 1m) 핀펫(FinFET) 공정에 PCIe 4.0 파이 IP를 제공하고 있다. 퀄리타스반도체가 개발 중인 PCIe 6.0은 PCIe 4.0보다 2배 빠른 속도의 성능을 보인다. 퀄리타스반도체에 따르면 현재 개발 중인 PCIe 6.0은 CXL과의 호환성을 확보한 상태다. 고승범 유화증권 연구원은 “CXL 기술이 적용된 5나노 PCIe 6.0 파이 개발을 내년에 완료하고 내년 말에 양산에 나설 것으로 보인다”고 설명했다.

 

[특징주]퀄리타스반도체, 코스닥 상장…공모가 대비 80%대↑(23.10.27)

퀄리타스반도체 "내년 PCIe 6.0 IP 개발 완료…흑자전환 기대"(23.10.13)

반도체 IP는 반도체 칩에 내장되는 집적회로(IC)의 설계도를 의미한다. 반도체 1개에 적용되는 IP는 약 70-100개에 달한다. 퀄리타스반도체가 주력하는 초고속 인터커넥트 IP는 시스템 온 칩과 외부컴포넌트 등 여러 장치 사이에 방대한 데이터를 빠른 속도로 전송하게 만드는 기술이다. 퀄리타스반도체는 전 세계에서 7번째로 100G급 세데스 설계 기술을 확보함으로써 글로벌 지위도 확보할 수 있었다. 이런 기술력을 인정받아 퀄리타스반도체는 2019년부터 삼성전자의 파운드리 협업 생태계인 'SAFE IP' 핵심 파트너로 선정됐다.

 

퀄리타스반도체, UCIe 5nm PHY IP 개발 중(24.4.30)

반도체 설계자산(IP) 전문기업 퀄리타스반도체가 디스플레이 IP와 MIPI(Mobile Industry Processor Interface) IP에 편중된 매출 구조를 탈피하기 위해 UCIe(Universal Chiplet Interconnect express) PHY IP를 개발 중이다. 김두호 퀄리타스반도체 대표는 지난 24일 서울 코엑스에서 《디일렉》 주최로 열린 '2024 어드밴스드 반도체 패키지 혁신기술 콘퍼런스'에서 "UCIe 5nm PHY IP를 개발하고 있다"며 "이후 4nm와 3nm 공정으로 확산해 나갈 계획"이라고 설명했다. UCIe는 2022년 출범한 칩렛 컨소시엄이다. 칩렛 기술의 연결 표준화를 위해 설립됐다. PCIe, USB, NVMe 등과 같은 연결 규격화와 유사한 개념이다. 컨소시엄에는 삼성전자, SK하이닉스, 인텔, TSMC,  AMD, Arm, 퀄컴, ASE 등 반도체 회사와 구글 클라우드, 메타, 마이크로소프트(MS) 등 IT 기업들이 참여 120여 개 기업이 참여 중이다. 김 대표는 "오픈엣지테크놀로지에서 컨트롤러 IP를 개발하고, 퀄리타스반도체에선 PHY IP, 하나마이크론에선 패키징 기술을 담당하는 형태"라며 "빠른 시점에 상용화할 수 있도록 준비해 나가겠다"고 말했다.

 

퀄리타스반도체-TUV라인란드코리아, 자율주행 핵심부품 업무협약(24.4.26)

퀄리타스반도체는 글로벌 시험인증기관인 티유브이 라인란드 코리아(TUV Rheinland Korea)와 자동차용 전기전자부품의 기능안전에 대한 국제표준규격인 'ISO26262 (Automotive Functional Safety)' 구축 및 기술지원을 위한 업무협약을 26일 체결했다. 이날 퀄리타스반도체 본사에서 열린 협약식에서 양사는 자동차용 SoC(System on Chip)의 핵심요소인 Interconnect IP의 개발체계를 고도화하는 것에 대한 MOU를 체결하고 실무 공동 협의체를 구성했다.ISO 26262는 자동차에 사용되는 부품의 기능안전에 대한 국제표준의 하나로, 자동차 하드웨어 및 소프트웨어 부품을 구성하는 전자/전기 시스템에 적용된다. 기능안전은 설계의 오류 및 기능 불량을 탐지하여 사전에 제거하고, 동작 중 무작위로 발생하는 오류는 적절히 처리하여 큰 사고를 방지하는 것으로, 최근 자동차의 많은 기능들이 반도체로 구성된 제어시스템에 의존하게 되면서 자동차용 반도체 부품에 대한 국제표준규격인증의 중요성이 부각되고 있다.

 

퀄리타스반도체, 224Gbps 서데스 파이 국책 과제 주관 업체로 선정(24.4.29)

퀄리타스반도체가 과학기술정보통신부와 정보통신기획평가원이 지원하는 '차세대 지능형 반도체 기술개발(R&D)' 사업에 최종 선정됐다고 29일 밝혔다. 총 사업비 74억원 규모의 프로젝트다. 퀄리타스반도체는 이번 사업을 통해 800Gbps급 인터커넥트를 위한 112G PAM4 서데스 IP 상용화 및 차세대 표준에 대응하기 위한 224Gbps 서데스 기술 개발을 목표로 한다. 구체적으로 DSP (Digital Signal Processing) 기반의 정교한 신호처리 기술을 적용해 1m이상의 장거리 전송이 가능한 LR(Long-Reach) PHY와 단거리용이지만 전력 소모를 극단적으로 낮춘 XSR(Xtra-Short-Reach) PHY 두가지 IP를 함께 확보하게 될 것으로 기대된다. 해외 IP를 선도하고 있는 글로벌 업체들은 이미 224Gbps급 서데스 IP개발을 2020년 초에 시작하였지만 국내에서는 아직 112Gbps IP도 상용화되지 않은 수준으로 고속 인터페이스 분야에서의 기술격차가 벌어져 있는 상황이다. 이번 과제선정은 국가 경쟁력 확보 차원에서의 112~224Gbps 서데스 PHY IP를 확보할 수 있는 계기가 될 것이는게 회사 측의 설명이다. 김두호 퀄리타스반도체 대표는 "채널당 112Gbps 이상의 초고속 인터페이스는 인공지능 및 데이터 센터용 SoC 개발의 핵심 IP로 주목받고 있으며 이러한 기술확보를 통해 다양한 분야에서의 즉각적인 사업화를 기대하고 있다"고 말했다.

 

"퀄리타스반도체, 칩렛 인터페이스 기술 수혜로 내년에 흑자 낼 것"(24.4.16)

16일 김경민 한국IR협의회 기업리서치센터 연구위원은 보고서를 통해 "칩렛 인터페이스 분야 수혜주가 드물다"며 "반도체 업황의 점진적인 회복에 따라 올해부터는 퀄리타스반도체의 수주 활동이 회복될 것으로 보인다"고 분석했다. 퀄리타스반도체는 반도체 지식재산권(IP) 공급사다. 반도체 IP를 개발한 후 팹리스 기업이나 디자인 하우스(팹리스 기업과 파운드리 기업의 가교 역할을 하는 기업)에 이를 공급한다. 또 퀄리타스반도체가 기술력을 보유한 PCIe PHY IP는 고성능 칩셋에 쓰이는 인터페이스로 현재 14나노미터 미만 공정의 PCIe 4.0 PHY IP를 라이선싱하고 있다. 차세대 IP인 PCIe 6.0 PHY IP도 개발하고 있다. 퀄리타스반도체는 하나의 큰 반도체 칩 대신에 사용되는 작은 사이즈의 칩을 의미하는 칩렛 기술도 개발 중이다. 개별 칩렛은 특정 기능을 수행하며 다수가 연결돼 하나의 기능을 수행한다. 

 

퀄리타스반도체, 중국시장 공략 본격화…반도체 전문 유통기업과 계약(24.4.23)

초고속 인터페이스 IP라이센싱 및 디자인서비스 전문기업 퀄리타스반도체가 중국 반도체분야 전문 유통기업인 HongKong HuaSun Rich Point Technology Ltd. (이하 HSRP)와 대리점 계약을 체결했다고 23일 밝혔다. HSRP는 삼성전자DS 부문 중국법인과 대리점 계약을 통해 메모리 반도체와 파운드리제품을 취급하고 있는 유통전문 회사이다. 퀄리타스반도체는 이번 계약을 통해 초고속 인터페이스 IP를 필요로 하는 다수의 중국 팹리스(반도체 설계전문) 업체들과 협력을 강화하는 계기가 될 것으로 기대한다. 김두호 퀄리타스반도체 대표는 “2024년 암바렐라와의 계약을 시작으로 올해 상반기에만 중국 다수의 업체들과 IP 라이센싱 계약을 앞두고 있다.”며 “이번 HSRP와의 대리점 계약은 퀄리타스반도체의 시장확대에 중요한 발판이 될 것으로 기대한다.”고 말했다.

 

퀄리타스반도체, 신주 8.1만주 추가 상장…주식매수선택권 물량(24.4.19)

 

[종목이슈] 퀄리타스반도체, '삼성 CXL·칩렛' 최적의 파트너 부각(24.3.29)

29일 상상인증권에 따르면 퀄리타스반도체는 이달 초 진행된 기업설명회(NDR)에서 “PCIe는 범용인데도 고속인 인터페이스라 활용도가 높다”며 “응용처가 확장되는 측면에서 CXL을 이야기 했다”고 설명했다. 이어 “속도가 빠른 PCIe를 CXL에 그대로 적용하기로 논의되면서 당사가 연관된다”고 덧붙였다.

퀄리타스반도체는 삼성 파운드리의 공식 파트너쉽인 SAFETM(Samsung Advanced Foundry Ecosystem)의 IP 파트너다. 삼성 파운드리향 MIPI를 제공하고 있다.

퀄리타스반도체의 주력 사업 분야는 장치 간 데이터를 빠른 속도로 전송하는 인터페이스IP다. 사업분야별로 △모바일 기기용 MIPI(Mobile Industry Processor Interface) △인공지능·데이터 센터를 위한 PCIe(Peripheral Component Interconnect Express)와 서데스(SERDES) △ 디스플레이 칩셋이 있다. 인공지능, 자율주행, 데이터센터, AR/VR 등 복잡하고 방대한 양의 데이터 연산에 필요한 초고속 인터커넥트 솔루션인 Interface IP를 제공하는 셈이다.

여기서 앞으로 주목할 부분은 칩렛 기술과 UCle다. 칩렛은 기존 단일칩(SoC)의 단점(용량의 한계 등)을 극복하기 위해 개별 기능을 수행하는 여러 칩 조각(칩렛)을 별도로 제작한 후 이를 패키징 기술로 결합해 하나의 칩처럼 만드는 기술이다. 반도체 생산 수율 확보가 용이하며 소비 전력의 개선이 대표적인 기술적 우위다. 고부가가치 패키징 칩의 대형화 과정에서 발행하는 수율 문제 등을 해결할 수 있는 것으로 알려졌다. 칩렛은 여러 칩이 결합된 형태인 만큼 크기 제약으로 단일 칩 성능 증가 한계를 극복할 수 있으며 생산 비용 관점에서 다수의 작은 칩 생산을 통한 웨이퍼 수율이 올라가는 셈이다.

 

[특징주] 퀄리타스반도체, 엔비디아 '블랙웰' 칩렛 구조 적용 소식에 관련 기술 부각(24.3.18)

외신보도에 따르면 엔비디아가 판매하는 AI 시스템의 차세대 핵심 그래픽처리장치(GPU)인 B100(블랙웰)은 TSMC의 CoWoS-L 패키징 기술을 적용해 2개의 다이를 하나로 패키징한 구조로 엔비디아 최초의 칩렛 기반 모둘형 그래픽처리장치(GPU)가 될 전망이다. GPU는 8개의 고대역폭메모리(HBM)3e로 둘러싸여 총 192GB의 메모리를 제공한다. 2만7000개의 FP32 코어와 864개의 텐서 코어를 갖춘 B100은 젠승 황 엔비디아 최고경영자(CEO)가 직접 소개할 예정인 가운데 지금까지 최첨단 GPU로 꼽히고 있는 H100이나 업그레이드 버전인 H200 보다 추론 성능 면에서 획기적인 성능을 보일 것으로 예상된다. 이 같은 소식에 칩렛 인터페이스를 개발 중인 퀄리타스반도체에 매수세가 몰리고 있다. 퀄리타스반도체는 지난해 4월 과학기술정보통신부로부터 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정돼 관련 연구를 진행해 오고 있다.

 

 

 

[차트분석]

29,000원에서 30,700원사이의 가격대를 만들지 않나 생각됩니다.

다만, 지난 4월 이후 내려오는 속도도 느리고 거래량도 적어졌기 때문에 하방도 충분히 열려 있다고 생각합니다.

올라가는 추세가 될지 내려가는 추세가 될지 아직 방향성이 잡혀있다고 보기는 어렵고,

28,400원대부터는 천천히 들어가도 나쁘지 않을 것이라 생각됩니다.

5분할 매수 정도가 괜찮지 않을까도 생각됩니다.

지금 가격대부터 들어가신다면 5월 3일 방향성 한번 지켜보시고 29000원에 진입을 좀 더 안전빵으로 추천드리며,

고민 안하고 들어가신다면 손절라인 28400원 보고 들어가시는게 좋지 않을까 싶습니다.

 

 

[결론]

반도체 시장에서 CXL, HBM, GPU의 개별적인 성능이 아무리 높아지더라도 PCIe가 뒷받침해주지 않는다면 비약적인 발전은 어려울 것으로 보입니다. CXL이 부각되면서 PCIe는 작게 부각되었던 것들이 이제는 한번 크게 부각되어야 하지 않을까 하는 생각입니다. 

 

삼성전자가 CXL에 대해서는 어느정도 전략을 준비해놓은 것 같고, SK하이닉스도 HBM을 어떻게 엔비디아에 납품해서 시장에 진출할지 전략이 이미 모두 구상되어 있습니다.

그러면 이제는 시스템화를 통해서 성능향상을 꾀하는 것도 당연히 준비해야 하는 항목 중 하나라고 생각되어 퀄리타스반도체를 준비했습니다. 아직 실적은 참 좋지 않지만 가능성이 있는 회사로, 수익을 분명히 줄 수 있는 종목 중 하나라고 생각합니다.